selete 株式会社半導体先端テクノロジーズ

■ ご利用条件
■ 個人情報保護方針
■ 過去のホームページ

ニュース

News

2010

8月

4日[最新研究成果]　トランジスタ特性ばらつきについて

2日[最新研究成果]　Exhaustive and systematic accuracy verification and enhancement of STI stress compact model for general realistic layout patterns

7月

28日[最新研究成果]　TCADを用いたトランジスタのばらつき解析

20日[最新研究成果]　Possible Origins of Extra Threshold Voltage Variability in N-Type Field-Effect Transistors by Intentionally Changing Process Conditions and Using Takeuchi plot

12日[最新研究成果]　hp22nmに向けたフレア補正技術の開発

12日[最新研究成果]　Seleteにおける露光装置の性能評価状況

6月

16日[最新研究成果]　Analysis and Prospect of Local Variability of Drain Current in Scaled MOSFETs by a New Decomposition Method

5月

27日[お知らせ]　Selete Symposium 2010
2010年5月11日（火）つくば国際会議場にて、４５６名のご参加をいただき、盛況のうちに終了いたしました。

21日[最新研究成果]　Investigation of Threshold Voltage Variability at High Temperature Using Takeuchi Plot

13日[最新研究成果]　ばらつき可視化によるロバストデバイス設計への挑戦

13日[最新研究成果]　シリコンMOSFETのアトムプローブ解析の現状

11日[最新研究成果]　Impact of Difference between Discharge Methods on CDM ESD Testing

6日[最新研究成果]　Measurement of Neutron-induced Single Event Transient Pulse Width Narrower than 100ps

4月

26日[最新研究成果]　Variation; Key issue of the Advanced CMOS & LSI’s

19日[最新研究成果]　LSIの微細化を阻むランダムばらつき問題の現状

13日[最新研究成果]　異物検査で発生する計数誤差の検討

13日[最新研究成果]　Perspective of CMOS Technology and Future Requirements

13日[最新研究成果]　多層膜加工方式の遮光帯付き薄膜吸収体EUVマスクとリソグラフィー性能

13日[最新研究成果]　Actinic EUVL mask blank inspection capability with delay integration mode

13日[最新研究成果]　FIB-CVD技術を利用したEUVマスク修正

3月

17日[最新研究成果]　EUV露光における複数ショット寸法計測手法によるマスク欠陥転写評価

17日[最新研究成果]　EUVリソグラフィマスクへの付着異物の計数技術：計数誤差の検討

17日[最新研究成果]　EUVリソグラフィにおける検査計測の課題

17日[最新研究成果]　プロセス条件依存性によるしきい値ばらつき原因解析

12日[最新研究成果]　Variability Research: Accomplishments and Future Directions – a Japanese Perspective

10日[最新研究成果]　半導体MIRAIプロジェクト：LSIオンチップ光配線

7日[最新研究成果]　High density carbon nanotubes and their applications for VLSI via interconnects

2月

25日[最新研究成果]　Evaluation Results of a New EUV Reticle pod based on SEMI E152

24日[最新研究成果]　Fabrication of 35-nm via-hole patterns for interconnect test chips with EUV lithography.

23日[最新研究成果]　Process Liability evaluation for beyond 22nm Node using EUV

23日[最新研究成果]　EUVマスクの吸収体欠陥とパターンラフネスが転写像へ及ぼす影響

22日[最新研究成果]　Actinic phase defect detection and printability analysis for patterned EUVL mask

21日[最新研究成果]　Alternative resist processes for LWR reduction in EUVL

21日[最新研究成果]　Statistically accurate analysis of line width roughness based on discrete power spectrum

5日[最新研究成果]　EUVリソグラフィーを用いた70nmピッチCu/ポーラス低誘電率膜デュアルダマシンインテグレーションの基礎検討

1月

28日[最新研究成果]　設計者目線でのバラツキ理解

22日[最新研究成果]　トランジスタ特性ばらつきの現状と要請

22日[最新研究成果]　La酸化物及びY酸化物キャッププロセスによるHfO2膜結晶構造の変化

22日[最新研究成果]　希フッ酸溶液処理によるHf系高誘電率ゲート絶縁膜にドープした希土類酸化物のフッ化とそのMOS-FETプロセスへの影響

22日[最新研究成果]　High-k膜中へのMgO拡散を目的にしたアニールプロセスがVfbシフト量に及ぼす影響

22日[最新研究成果]　(100), (110)基板上 High-k/Metal ゲートスタックの1/ f ノイズ特性

21日[最新研究成果]　Poly-Si/TiN/High-kゲートスタックにおける電極放出窒素によるフラットバンド電圧変動

19日[最新研究成果]　CNTのLSI配線応用と低温高密度成長

18日[最新研究成果]　Actinic EUVL mask blank inspection and phase defect characterization